Predefinição:Recursos de APU AMD
A tabela a seguir mostra recursos das APUs da AMD
Plataforma | Alta, padrão e baixa potência | Baixa e ultra baixa potência | ||||||||||||||||||
---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
Nome de código | Servidor | Basic | Toronto | |||||||||||||||||
Micro | Kyoto | |||||||||||||||||||
Desktop | Performance | Renoir | Cezanne | |||||||||||||||||
Mainstream | Llano | Trinity | Richland | Kaveri | Kaveri Refresh (Godavari) | Carrizo | Bristol Ridge | Raven Ridge | Picasso | |||||||||||
Entrada | ||||||||||||||||||||
Basic | Kabini | |||||||||||||||||||
Mobile | Performance | Renoir | Cezanne | Rembrandt | ||||||||||||||||
Mainstream | Llano | Trinity | Richland | Kaveri | Carrizo | Bristol Ridge | Raven Ridge | Picasso | ||||||||||||
Entrada | Dalí | |||||||||||||||||||
Basic | Desna, Ontario, Zacate | Kabini, Temash | Beema, Mullins | Carrizo-L | Stoney Ridge | |||||||||||||||
Integrado | Trinity | Bald Eagle | Merlin Falcon, Brown Falcon | Great Horned Owl | Grey Hawk | Ontario, Zacate | Kabini | Steppe Eagle, Crowned Eagle, LX-Family | Prairie Falcon | Banded Kestrel | ||||||||||
Lançado | Agosto de 2011 | Outubro de 2012 | Junho de 2013 | Janeiro de 2014 | 2015 | Junho de 2015 | Junho de 2016 | Outubro de 2017 | Janeiro de 2019 | Março de 2020 | Janeiro de 2021 | Janeiro de 2022 | Janeiro de 2011 | Maio 2013 | Apr 2014 | Maio de 2015 | Fevereiro de 2016 | Abril de 2019 | ||
Microarquitetura de CPU | K10 | Piledriver | Steamroller | Excavator | "Excavator+"[1] | Zen | Zen+ | Zen 2 | Zen 3 | Zen 3+ | Bobcat | Jaguar | Puma | Puma+[2] | "Excavator+" | Zen | ||||
ISA | x86-64 | x86-64 | ||||||||||||||||||
Socket | Desktop | High-end | — | — | ||||||||||||||||
Mainstream | — | AM4 | — | |||||||||||||||||
Entrada | FM1 | FM2 | FM2+[nota 1] | — | ||||||||||||||||
Basic | — | — | AM1 | — | ||||||||||||||||
Outros | FS1 | FS1+, FP2 | FP3 | FP4 | FP5 | FP6 | FP7 | FT1 | FT3 | FT3b | FP4 | FP5 | ||||||||
Versão PCI Express | 2.0 | 3.0 | 4.0 | 2.0 | 3.0 | |||||||||||||||
Fab. (nm) | GF 32SHP (HKMG SOI) | GF 28SHP (HKMG bulk) | GF 14LPP (FinFET bulk) | GF 12LP (FinFET bulk) | TSMC N7 (FinFET bulk) | TSMC N6 (FinFET bulk) | TSMC N40 (bulk) | TSMC N28 (HKMG bulk) | GF 28SHP (HKMG bulk) | GF 14LPP (FinFET bulk) | ||||||||||
Area do Die (mm2) | 228 | 246 | 245 | 245 | 250 | 210[3] | 156 | 180 | 210 | 75 (+ 28 FCH) | 107 | ? | 125 | 149 | ||||||
TDP min. (W) | 35 | 17 | 12 | 10 | 15 | 4.5 | 4 | 3.95 | 10 | 6 | ||||||||||
TDP max. de APU (W) | 100 | 95 | 65 | 45 | 18 | 25 | ||||||||||||||
Clock base max. de stock de APU (GHz) | 3 | 3.8 | 4.1 | 4.1 | 3.7 | 3.8 | 3.6 | 3.7 | 3.8 | 4.0 | 3.3 | 1.75 | 2.2 | 2 | 2.2 | 3.2 | 2.6 | |||
Máximo de APUs por nó[nota 2] | 1 | 1 | ||||||||||||||||||
Max CPU[nota 3] cores por APU | 4 | 8 | 2 | 4 | 2 | |||||||||||||||
Max threads por core de CPU | 1 | 2 | 1 | 2 | ||||||||||||||||
i386, i486, i586, CMOV, NOPL, i686, PAE, NX bit, CMPXCHG16B, AMD-V, RVI, ABM, e LAHF/SAHF de 64-bit | ||||||||||||||||||||
IOMMU[nota 4] | — | |||||||||||||||||||
BMI1, AES-NI, CLMUL, e F16C | — | |||||||||||||||||||
MOVBE | — | |||||||||||||||||||
AVIC, BMI2 e RDRAND | — | |||||||||||||||||||
ADX, SHA, RDSEED, SMAP, SMEP, XSAVEC, XSAVES, XRSTORS, CLFLUSHOPT, e CLZERO | — | — | ||||||||||||||||||
WBNOINVD, CLWB, RDPID, RDPRU, e MCOMMIT | — | — | ||||||||||||||||||
FPUs por core | 1 | 0.5 | 1 | 1 | 0.5 | 1 | ||||||||||||||
Tubos por FPU | 2 | 2 | ||||||||||||||||||
Largura do tubo FPU | 128-bit | 256-bit | 80-bit | 128-bit | ||||||||||||||||
Nível SIMD do conjunto de instruções da CPU | SSE4a[nota 5] | AVX | AVX2 | SSSE3 | AVX | AVX2 | ||||||||||||||
3DNow! | — | — | ||||||||||||||||||
FMA4, LWP, TBM, e XOP | — | — | — | — | ||||||||||||||||
FMA3 | ||||||||||||||||||||
Cache L1 de dados por núcleo (KiB) | 64 | 16 | 32 | 32 | ||||||||||||||||
Associatividade do cache de dados L1 (maneiras) | 2 | 4 | 8 | 8 | ||||||||||||||||
Caches de instruções L1 por core | 1 | 0.5 | 1 | 1 | 0.5 | 1 | ||||||||||||||
Cache máximo de instrução L1 total da APU (KiB) | 256 | 128 | 192 | 256 | 64 | 128 | 96 | 128 | ||||||||||||
Associatividade de cache de instrução L1 (maneiras) | 2 | 3 | 4 | 8 | 2 | 3 | 4 | |||||||||||||
Caches L2 por core | 1 | 0.5 | 1 | 1 | 0.5 | 1 | ||||||||||||||
Cache L2 total de APU máximo (MiB) | 4 | 2 | 4 | 1 | 2 | 1 | ||||||||||||||
Associatividade de cache L2 (maneiras) | 16 | 8 | 16 | 8 | ||||||||||||||||
Cache L3 total da APU (MiB) | — | 4 | 8 | 16 | — | 4 | ||||||||||||||
Associatividade de cache APU L3 (maneiras) | 16 | 16 | ||||||||||||||||||
Esquema de cache L3 | Victim | Victim | ||||||||||||||||||
Suporte max. de DRAM stock | DDR3-1866 | DDR3-2133 | DDR3-2133, DDR4-2400 | DDR4-2400 | DDR4-2933 | DDR4-3200, LPDDR4-4266 | DDR5-4800, LPDDR5-6400 | DDR3L-1333 | DDR3L-1600 | DDR3L-1866 | DDR3-1866, DDR4-2400 | DDR4-2400 | ||||||||
Max. de canais DRAM por APU | 2 | 1 | 2 | |||||||||||||||||
Max. largura de banda DRAM de stock por APU (GB/s) | 29.866 | 34.132 | 38.400 | 46.932 | 68.256 | 102.400 | 10.666 | 12.800 | 14.933 | 19.200 | 38.400 | |||||||||
Microarquitetura GPU | TeraScale 2 (VLIW5) | TeraScale 3 (VLIW4) | GCN 2nd gen | GCN 3rd gen | GCN 5th gen[4] | RDNA 2nd gen | TeraScale 2 (VLIW5) | GCN 2nd gen | GCN 3rd gen[4] | GCN 5th gen | ||||||||||
Conjunto de instruções da GPU | Conjunto de instruções TeraScale | Conjunto de instruções GCN | Conjunto de instruções RDNA | Conjunto de instruções TeraScale | Conjunto de instruções GCN | |||||||||||||||
Clock base da GPU de stock máximo (MHz) | 600 | 800 | 844 | 866 | 1108 | 1250 | 1400 | 2100 | 2400 | 538 | 600 | ? | 847 | 900 | 1200 | |||||
Max stock GPU base GFLOPS[nota 6] | 480 | 614.4 | 648.1 | 886.7 | 1134.5 | 1760 | 1971.2 | 2150.4 | 3686.4 | 86 | ? | ? | ? | 345.6 | 460.8 | |||||
Motor 3D [nota 7] | Até 400:20:8 | Até 384:24:6 | Até 512:32:8 | Até 704:44:16[5] | Até 512:32:8 | 768:48:8 | 80:8:4 | 128:8:4 | Até 192:?:? | Até 192:?:? | ||||||||||
IOMMUv1 | IOMMUv2 | IOMMUv1 | ? | IOMMUv2 | ||||||||||||||||
Decodificador de vídeo | UVD 3.0 | UVD 4.2 | UVD 6.0 | VCN 1.0[6] | VCN 2.1[7] | VCN 2.2[7] | VCN 3.1 | UVD 3.0 | UVD 4.0 | UVD 4.2 | UVD 6.0 | UVD 6.3]] | VCN 1.0 | |||||||
Codificador de vídeo | — | VCE 1.0 | VCE 2.0 | VCE 3.1 | — | VCE 2.0 | VCE 3.1 | |||||||||||||
Movimento Fluido AMD | ||||||||||||||||||||
Economia de energia da GPU | PowerPlay | PowerTune | PowerPlay | PowerTune[8] | ||||||||||||||||
TrueAudio | — | [9] | ? | — | ||||||||||||||||
FreeSync | 1 2 | 1 2 | ||||||||||||||||||
HDCP[nota 8] | ? | 1.4 | 1.4 2.2 | ? | 1.4 | 1.4 2.2 | ||||||||||||||
PlayReady[nota 9] | — | 3.0 not yet | — | 3.0 ainda não | ||||||||||||||||
Telas compatíveis[nota 10] | 2–3 | 2–4 | 3 | 3 (desktop) 4 (mobile, integrado) | 4 | 2 | 3 | 4 | ||||||||||||
/drm/radeon [nota 11][11][12] | — | — | ||||||||||||||||||
/drm/amdgpu [nota 12][13] | — | [14] | — | [14] |
- ↑ Para modelos Excavator FM2+: A8-7680, A6-7480 e Athlon X4 845.
- ↑ Um PC seria um nó.
- ↑ Uma APU combina uma CPU e uma GPU. Ambos têm núcleos.
- ↑ Requer suporte de firmware
- ↑ No SSE4. No SSSE3.
- ↑ O desempenho de precisão simples é calculado a partir da velocidade de clock do núcleo base (ou boost) com base em uma operação FMA.
- ↑ Shaders unificados : unidades de mapeamento de textura : unidades de saída de renderização
- ↑ Para reproduzir conteúdo de vídeo protegido, também é necessário suporte a placa, sistema operacional, driver e aplicativo. Um monitor HDCP compatível também é necessário para isso. O HDCP é obrigatório para a saída de certos formatos de áudio, colocando restrições adicionais na configuração multimídia.
- ↑ Para reproduzir conteúdo de vídeo protegido, também é necessário suporte a placa, sistema operacional, driver e aplicativo. Um monitor HDCP compatível também é necessário para isso. O HDCP é obrigatório para a saída de certos formatos de áudio, colocando restrições adicionais na configuração multimídia.
- ↑ Para alimentar mais de dois monitores, os painéis adicionais devem ter suporte nativo para DisplayPort.[10] Alternativamente, adaptadores DisplayPort-to-DVI/HDMI/VGA ativos podem ser empregados.
- ↑ DRM (Direct Rendering Manager) é um componente do kernel Linux. O suporte nesta tabela refere-se à versão mais atual.
- ↑ DRM (Direct Rendering Manager) é um componente do kernel Linux. O suporte nesta tabela refere-se à versão mais atual.
Referências
- ↑ «AMD Announces the 7th Generation APU: Excavator mk2 in Bristol Ridge and Stoney Ridge for Notebooks». 31 de maio de 2016. Consultado em 17 de setembro de 2022
- ↑ «AMD Mobile "Carrizo" Family of APUs Designed to Deliver Significant Leap in Performance, Energy Efficiency in 2015» (Nota de imprensa). 20 de novembro de 2014. Consultado em 17 de setembro de 2022. Cópia arquivada em 10 de fevereiro de 2015
- ↑ «The Mobile CPU Comparison Guide Rev. 13.0 Page 5 : AMD Mobile CPU Full List». TechARP.com. Consultado em 17 de setembro de 2022
- ↑ a b «AMD VEGA10 and VEGA11 GPUs spotted in OpenCL driver». VideoCardz.com. Consultado em 17 de setembro de 2022
- ↑ Cutress, Ian (1 de fevereiro de 2018). «Zen Cores and Vega: Ryzen APUs for AM4 – AMD Tech Day at CES: 2018 Roadmap Revealed, with Ryzen APUs, Zen+ on 12nm, Vega on 7nm». Anandtech. Consultado em 17 de setembro de 2022
- ↑ Larabel, Michael (17 de novembro de 2017). «Radeon VCN Encode Support Lands in Mesa 17.4 Git». Phoronix. Consultado em 19 de setembro de 2022
- ↑ a b «AMD Ryzen 5000G 'Cezanne' APU Gets First High-Res Die Shots, 10.7 Billion Transistors In A 180mm2 Package». wccftech. 12 de agosto de 2021. Consultado em 19 de setembro de 2022
- ↑ Tony Chen; Jason Greaves, «AMD's Graphics Core Next (GCN) Architecture» (PDF), AMD, consultado em 19 de setembro de 2022
- ↑ «A technical look at AMD's Kaveri architecture». Semi Accurate. Consultado em 19 de setembro de 2022
- ↑ «How do I connect three or More Monitors to an AMD Radeon™ HD 5000, HD 6000, and HD 7000 Series Graphics Card?». AMD. Consultado em 19 de setembro de 2022. Cópia arquivada em 11 de dezembro de 2014
- ↑ Airlie, David (26 de novembro de 2009). «DisplayPort supported by KMS driver mainlined into Linux kernel 2.6.33». Consultado em 19 de setembro de 2022
- ↑ «Radeon feature matrix». freedesktop.org. Consultado em 19 de setembro de 2022
- ↑ Deucher, Alexander (16 de setembro de 2015). «XDC2015: AMDGPU» (PDF). Consultado em 19 de setembro de 2022
- ↑ a b Michel Dänzer (17 de novembro de 2016). «[ANNOUNCE] xf86-video-amdgpu 1.2.0». lists.x.org