Programmerbar logisk matris
 | Den här artikeln behöver källhänvisningar för att kunna verifieras. (2022-11) Åtgärda genom att lägga till pålitliga källor (gärna som fotnoter). Uppgifter utan källhänvisning kan ifrågasättas och tas bort utan att det behöver diskuteras på diskussionssidan. |
Programmerbar logisk matris (engelska: Programmable logic array, PLA) är inom digitalteknik en metod med vars hjälp det är möjligt att införa "och" och "eller" logik för Boolesk algebra i en integrerad krets vid tillverkningen.
Se även
[redigera | redigera wikitext]- Application Specific Integrated Circuit (ASIC)
- Complex programmable logic device (CPLD)
- Field-programmable gate array (FPGA)
- Generic array logic (GAL)
- Grindmatris
- Programmable array logic (PAL) – Enklare grindmatris med programmerbar AND-logik och fast OR-logik som blev tillgänglig under 1980-talet
- System-on-a-chip (SoC)