سونوس
سُونوس، مخفف «سیلیکون-اکسید-نیترید-اکسید-سیلیکون»، دقیق‌تر، «سیلیکون پلی‌کریستالی» - «دی‌اکسید سیلیکون» - «نیترید سیلیکون» - «دی‌اکسید سیلیکون» - «سیلیکون»،[۱]: 121 یک ساختار سطح مقطعی ماسفت (ترانزیستور اثرمیدانی اکسید-فلز-نیم‌رسانا)، که توسط پی سی وای چن از دوربین و ابزار فرچاید در سال ۱۹۷۷ تحقق یافت.[۲] این ساختار اغلب برای حافظه‌های غیرفرار مانند ئی‌ئیپ‌رام و حافظه‌های فلش استفاده می‌شود. گاهی برای نمایشگرهای تی‌اف‌تی ال‌سی‌دی استفاده می‌شود.[۳] این یکی از انواع سی‌تی‌اف (فلش تله بار) است. با استفاده از نیترید سیلیکون (Si3N4 یا Si9N10) به‌جای «مبتنی‌بر پلی سیلیکون جی‌اف (دروازه شناور)» برای مواد ذخیره بار از ساختارهای حافظه غیرفرار مرسوم متمایز می‌شود.[۴]: Fig. 1 نوع دیگر «شینوس» («سیلیکون» - «کاپای-زیاد» - «نیترید» - «اکسید» - «سیلیکون») است، که لایه اکسید بالایی با موادِ کاپای-زیاد جایگزین شده‌است. نوع پیشرفته دیگر «مونوس» («فلز اکسید-نیترید-اکسید-سیلیکون») است.[۵]: 137 [۶]: 66 شرکت‌های ارائه دهنده محصولات مبتنی‌بر سونوس شامل سایپرس نیم‌رسانا، ماکرونیکس ،توشیبا ،یونایتد مایکروالکترونیکس کورپوریشن و فلودیا هستند.
شرح
[ویرایش]
یک سلول حافظه سونوس از یک ترانزیستور ماسفت کانال-اِن استاندارد پلی سیلیکون با افزودن یک تکه کوچک نیترید سیلیکون که در داخل اکسید گیت ترانزیستور قرار داده شده، تشکیل شده‌است. تکه باریک نیترید نارسانا است اما شامل تعداد زیادی از مکان‌های به دام‌اندازی بار است که قادر به نگه داشتن بار الکترواستاتیک هستند. لایه نیترید به‌طور الکتریکی از ترانزیستور دوروبر مجزاشده است، اگرچه بارهای ذخیره شده روی نیترید مستقیماً بر هدایت کانال ترانزیستور زیرین تأثیر می‌گذارد. ساندویچ اکسید/نیترید معمولاً از یک لایه پایین اکسید به ضخامت ۲ نانومتر، یک لایه میانی نیترید سیلیکون با ضخامت ۵ نانومتر و یک لایه فوقانی اکسید ۵–۱۰ نانومتر تشکیل شده‌است.
جستارهای وابسته
[ویرایش]- سیلیکون پلی‌کریستالی
- سیلیسیم دی‌اکسید
- نیترید سیلیکون
- سیلیکون
- ماسفت
- فلش تله بار
- ماسفت گیت-شناور
- ئی‌ئیپ‌رام
- حافظه فلش
منابع
[ویرایش]- ↑ Micheloni, Rino; Crippa, Luca; Marelli, Alessia (2010). Inside NAND Flash Memories (Google Books) (به انگلیسی). Springer Science & Business Media. ISBN 9789048194315.
- ↑ Chen, P. C. Y. (1977). "Threshold-alterable Si-gate MOS devices". IEEE Transactions on Electron Devices. 24 (5): 584–586. Bibcode:1977ITED...24..584C. doi:10.1109/T-ED.1977.18783. ISSN 0018-9383.
- ↑ Chen, S. C.; Chang, T. C.; Liu, P. T.; Wu, Y. C.; Lin, P. S.; Tseng, B. H.; Shy, J. H.; Sze, S. M.; Chang, C. Y. (2007). "A Novel Nanowire Channel Poly-Si TFT Functioning as Transistor and Nonvolatile SONOS Memory". IEEE Electron Device Letters. 28 (9): 809–811. Bibcode:2007IEDL...28..809C. doi:10.1109/LED.2007.903885. ISSN 0741-3106.
- ↑ Lee, M. C.; Wong, H. Y. (2013). "Charge Loss Mechanisms of Nitride-Based Charge Trap Flash Memory Devices". IEEE Transactions on Electron Devices. 60 (10): 3256–3264. Bibcode:2013ITED...60.3256L. doi:10.1109/TED.2013.2279410. ISSN 0018-9383.
- ↑ Prince, Betty (2007). Emerging Memories: Technologies and Trends (به انگلیسی). Springer Science & Business Media. ISBN 978-0-306-47553-5.
- ↑ Remond, I.; Akil, N. (May 2006). "Modeling of transient programming and erasing of SONOS non-volatile memories". Technical Note PR-TN 2006/00368. Koninklijke Philips Electronics N.V. CiteSeerX 10.1.1.72.314.
پیوند به بیرون
[ویرایش]- Chen, P.C.Y. (1977). "Threshold-alterable Si-gate MOS devices". IEEE Transactions on Electron Devices. 24 (5): 584–586. Bibcode:1977ITED...24..584C. doi:10.1109/T-ED.1977.18783.
- White, M.H.; Adams, D.A.; Murray, J.R.; Wrazien, S.; Yijie Zhao; Yu Wang; Khan, B.; Miller, W.; Mehrotra, R. (2004). "Characterization of scaled SONOS EEPROM memory devices for space and military systems". Proceedings. 2004 IEEE Computational Systems Bioinformatics Conference. pp. 51–59. doi:10.1109/NVMT.2004.1380804. ISBN 0-7803-8726-0.