Advanced eXtensible Interface
ウィキペディアから無料の百科事典
 |
Advanced eXtensible Interface (AXI) は、ARM Advanced Microcontroller Bus Architecture 3 (AXI 3) および4 (AXI 4) 仕様[1]の一部であり、主にオンチップ通信用に設計されたパラレル高性能、同期、高周波、マルチマスター、マルチスレーブ通信インターフェイスである。
AXIは2003年にAMBA 3仕様で導入された。2010年、AMBAの新しいリビジョンであるAMBA 4によって、AXI 4、AXI 4-Lite、AXI 4-Streamプロトコルが定義された。AXIはロイヤリティ・フリーであり、その仕様はARMから無償で入手できる。
AXIは、次のような機能を持つ。
- アドレス/制御とデータフェーズを分離
- アラインメントされていないデータアクセスに対応
- 開始アドレスを一度送信するだけでの、バースト・ベースの転送
- 個別の独立した読み取りおよび書き込みチャネル
- 未処理のトランザクションのサポート
- 同じマスターポート上で異なるスレッドIDを持つトランザクションの順不同トランザクション完了のサポート（同じスレッドIDを持つ同じマスターポートでのトランザクションは、順番に完了する必要があります。さらに、異なるマスターポートでは相互に順不同で完了する場合がある）
- アトミック操作のサポート
AMBA AXIは多くのオプション信号を規定しているが、これは設計の特定の要件に応じてオプションで含めることができ[2]、AXIを多くのアプリケーションのための汎用バスにしている。
AXIバスを介した通信は単一のマスターと単一のスレーブ間で行われるが、仕様にはN:M相互接続を含めるための詳細な説明と信号が含まれている。これにより、より多くのマスターとスレーブを備えたトポロジにバスを拡張できる[3]。
AMBA AXI4、AXI4-Lite、およびAXI4-Streamは、ザイリンクスおよびそのパートナーの多くによって、彼らの製品の主要な通信バスとして採用されている[4][5]。
脚注[編集]
- ^ “AMBA | Documentation”. Arm Holdings. 2020年10月25日閲覧。
- ^ “AMBA AXI and ACE Protocol Specification”. Arm Holdings. 2020年10月25日閲覧。
- ^ Arm Holdings. “AMBA AXI and ACE Protocol Specification” (English). developer.arm.com. pp. 23-24. 2019年7月5日閲覧。
- ^ “AMBA AXI4 Interface Protocol” (英語). www.xilinx.com. Xilinx Inc. 2020年10月25日閲覧。
- ^ “AXI4 IP” (英語). www.xilinx.com. Xilinx Inc. 2020年10月25日閲覧。
 | この項目は、コンピュータに関連した書きかけの項目です。この項目を加筆・訂正などしてくださる協力者を求めています（PJ:コンピュータ/P:コンピュータ）。 |